DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

003742074

WPI Acc No: 1983-738274/198333

Active-matrix display panel - has single-gate thin-film transistors driving LCDs and double-gate transistors driving peripheral circuits.

NoAbstract

Patent Assignee: SUWA SEIKOSHA KK (SUWA) Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week

JP 58115850 A 19830709

198333 B

Priority Applications (No Type Date): JP 81212543 A 19811228

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 58115850 A 4

Title Terms: ACTIVE; MATRIX; DISPLAY; PANEL; SINGLE; GATE; THIN; FILM;

TRANSISTOR; DRIVE; DOUBLE; GATE; TRANSISTOR; DRIVE; PERIPHERAL;

CIRCUIT; NOABSTRACT

Derwent Class: P85; T04; U12; U14

International Patent Class (Additional): G09F-009/35; H01L-027/12;

H01L-029/78

File Segment: EPI; EngPI

(9 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58—115850

⑤Int. Cl.³H 01 L 27/12

②特

②出

識別記号

庁内整理番号 8122-5F 7520-5C

7377-5F

砂公開 昭和58年(1983)7月9日

発明の数 1 審査請求 未請求

(全 5 頁)

H 01 L 27/12 G 09 F 9/35 H 01 L 29/78

ூアクテイプマトリツクスパネル

顧 昭56-212543

顧 昭56(1981)12月28日

⑦発 明 者 大島弘之 諏訪市大和3丁目3番5号株式 会社諏訪精工舎内

⑪出 願 人 株式会社諏訪精工舎

東京都中央区銀座4丁目3番4

号

少代 理 人 弁理士 最上務

明 細 書

、 四回の全数 アクティブマトリックスペネル

2 特許請求の範囲

複数本のゲート線かよび前記ゲート線と直交する複数本のソース線を備え、前記ゲート線と前記

ランジスタを有するとともに、前配各ゲート線あるいは前配各ソース線の少なくとも一方の何の脳動図路を得膜トランジスタにより構成したアクティブマトリックスパネルにおいて、前配ゲート線との各交点に位置する等膜トランジスタのゲート電極は前配半導体等膜の上側を記れ、かつ、前配駆動図路に用いられる薄膜トランジスタのゲート電極は前配半導体等膜の上側かよび下側の両方に形成されたことを特徴とするアクティブマトックスパネル。

3. 発明の詳細な説明

本発明は存譲トランジスタを用いたアクティブ マトリックスパネルに関する。

近年、絶録基板上に零襲トランジスタを形成する研究が活発に行なわれている。その目的の1つには、安価な絶録基板を用いた零形ディスプレイの実現が挙げられる。すなわち、上に零襲トラン

ング特性を応用して激品等による導形ディスプレイを目指すものである。このようにして構成されたアクティブマトリックスパネルは非常に安価に 製作できる可能性がある。

得買トランジスタをアクティブマトリックスペネルに応用した場合の液晶表示整理は、一般に、上側のガラス基板と、下側の得膜トランジスタ基板と、その間に対入された液晶とから構成されてかり、他記得膜トランジスタ基板上にマトリックス状に配置された液晶駆動業子を外部選択回路により選択し、前記液晶駆動業子に接続された液晶駆動電板電圧を印加することにより、任意の文

字、図形、あるいは画像の表示を行なりものである。前記書裏トランジスタ基板の一般的な国際図 を第1図に示す。

第1回(a)は薄膜トランジスタ基板上の液晶 駆動素子のマトリックス状配置図である。 国中の 1で囲まれた無線が選挙であり、その中に次る。 3は液晶駆動素子2かのデータ信号ライン(ソー ス銀子のデータにはあり、4は表子2かの多のでは、1回路であり、4は不よのでである。 1回のを第1回のを第1回のでは、5は海膜トラングを行用としてのスタであり、データのスイッチングを行用としてが、データ信号の保持用としてが、アータに変量があり、アータに変更があり、アータに変更があり、アータに変更があり、アータに変更がある。

以上の説明からわかるように、被品駆動業子内 の存職トランジスタは、液晶に印加する電圧のデータをスイッチングするために用いられ、このと き存践トランジスタに要求される特性は大きく次

膜トランジスタがOFF状態のときの電流(以下、OFF電流という。)がわずかでも流れると、ドレインの電位(すなわちコンデンサの電位)は急激化ソースの電位に近づき、普を込まれたデータは正しく保持されなくなってしまう。したがって、神臓トランジスタのOFF電流は極力小さくする

以上、根無単型果丁ロンマス・ノースをおれる特性について述べたが、以下では、各ゲート組あるいは各ソース酸に信号を供給し、各核品配動業子を駆動するための周辺回路(以下、配動回路という。)も導躍トランジスタで構成した場合、その薄膜トランジスタに要求される特性について述べる。

通常、アタティブマトリックスパネルのゲート銀およびソース線は、それぞれ200本程度、合計400本程度が設けられ、それぞれの線に必要な信号を外部から供給しなくてはならない。このために外部回路を設けると、アクティブマトリックスパネルのゲート線およびソース線と外部回路

の2種類に分類される。

- (1) 薄膜トランジスタをON状態にした時、 コンデンサを光電させるために充分な電流 を洗すことができるとと。
- (2) 存襲トランジスタをOFF状態にした時、 毎力、電視が流れないこと。
- (1)はコンデンサへのデータの書き込み特性に関するものである。液晶の表示はコンデンサの電位により決定されるため、短時間にデータを完整に書き込むことができるように、存践トランジスタは充分大きい電流を流すことができなくではならない。このときの電流(以下、ON電流という。)は、コンデンサの容量と、書き込み時間とから定まり、そのON電流をクリアできるように存実トランジスタを製造しなくてはならない。

(2)は、コンデンサに書き込まれたデータの保持特性に関するものである。一般に、書き込まれたデータは書き込み時間よりもはるかに長い時間保持されなくてはならない。コンデンサの野軍将出は、通常1ヶ子祖童の小さい値であるため、存

との間の約400本の端子を接続する必要が生じる。したがって、駆動回路はバネル上に被暴駆動業子と同時に形成することが望ましい。これにより、アクティブマトリックスパネルから外部へ取り出す端子数は約10本程度に散波させることが可能となる。この場合のアクティブマトリックスパネルの構成を第2因に示す。8は第1因(*)

助素子がマトリックス状に配置されている。 9 は ソース線、 1 0 はゲート線である。 ソース線 9 へ の信号はデータ線 1 1 からスイッチ 1 2 を介して 供給される。 スイッチ 1 2 の関閉はシフトレジス タ群より成るソース傾駆動回路 1 5 により行表 1 0 へのタイミング信号は、同じ インフトレジスタ群より成るゲート側駆動回路は から直接供給される。 ソース側駆動回路は であるがある。 例えば、テンジスタは を再生する場合には 4 M H 2 程度の局 2 数で動作 させる。 2 のためソース側駆動回路を構成する 以トランジスタは大きなの別電流を有していなく てはならない。OFF電流は回路が興動作しない 程度に多くても問題ない。一方、ゲート偶駆動回路は高速で動作する必要はないが、数点もの是い ゲート線を駆動するため、やはり大きなON電流 が必要となる。OFF電流は大きい問題とはなら ない。したがって周辺駆動回路を構成する弾簧流 ランジスタはソース側もゲート側も、OFF電流 が多くてもほとんど問題にならないが、ON電流 は振力多くなる特性が要求される。

以上の説明からわかるように、液晶駆動業子内の薄膜トランジスタと駆動回路内の薄膜トランジスタと駆動回路内の薄膜トランジスタの特性は異なっている。とれる中性は異なってはトランジスタが応じていた。すなわるととで対応していた。すなわらいまとのサイメを変えるととで対応していた。サインシスタの薄膜トランタスをは、駆動回路内の薄膜トランタスでは大き、は、取動回路内の薄膜トランスをでは、駆動回路内のトランジスタサイズが複雑に大

く説明する。

第3回は半導体準調の上縄にのみゲート電極を 設けた薄膜トランジスタ(以下、シングルゲート 薄膜トランジスタという。)の断面構造の1例で ある。15はガラス等の絶縁基板、16は半導体 準膜、17はソース領域、18はドレイン領域、 19はゲート絶縁膜、20はゲート電極、21は

電極である。このような構造の海峡トランジスタは、ON電流はそれほど大きくできないが、OFF電流を小さくすることができる。本出版人が行なった実験によれば、トランジスタサイズをLー10mm, Wー10mの小型にしても、数=Aを図ののN電波は比較的容易に得ることができる。ストランジとして用いる場合、データの書き込み電流として充分な値である。また、このときのOFF電流は10PA程度にすることが可能であり、データの保持特性を確保する上でも充分低いOFF電流が得られる。したかって、液晶駆動来子内のスイッ

きくなってしまりという欠点を有している。この ため、パネル内で駆動回路の占める面積比率が非 常に大きくなり、パネル内の製造歩留りが大幅に 低下すると共に、コストも上昇する。また、より 精密な表示を行なうために、液晶駆動業子のサイ ズを小さくすると、かのずからソース機関かよび ゲート機関の関隔も小さくなり、ますます駆動詞 路を小型化する必要性が高まり、従来の方法の欠 点がクローズアップされる。

本発明はこのような欠点を除去するものであり、 その目的とするところは、要求された特性を保持 したまま駆動回路の面積を減少せしめたアクティ フィトリックスパネルを実現することにある。す なわち本発明は、液晶駆動業子内の薄膜トランジ スタのゲート電極は半導体の上側もして用い りれる薄膜トランジスタのゲート電極は半導体 類の上側かよび下側の両方に形成されたとを特 数とするアクティブマトリックスパネルを提供す るものである。以下、密を無して本発明を詳

チングトランジスタとしてはこのシングルゲート 薄膜トランジスタが最適といえる。なか、第3回 ではゲート電極が半導体薄膜の上側に形成された 場合の構造について示したがゲート電極が半導体 薄膜の下側に形成された場合の構造でも、上述の 内容は同様である。

第4団は半導体帯膜の上側かよび下側の両方に

ブルゲート帯膜トランジスタという。)の断面構造の1例である。24はガラス等の絶録基板、25は第1が一ト電極、26は第1絶録験、27は半導体滞験、28はソース領域、29はドレイン領域、30は第2のゲート絶録験、31は第2のゲート電極、32は周間絶録験、33はソース電板、34はドレイン電板である。このようなダブルゲート専験トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜トランジスタでは、シングルゲート海膜と100円であるとかである。24はガラスタでは、シングルゲート海膜のよりに増加することができる。これは、キャリアを1時起して形成されるチャネルが、半導体海膜の次方に形成されるためであり、単

持開昭58-115850 (4)

純には、ON電流、OFF電流ともに、シングルグート薄膜トランジスタの約2倍の値が得られる。本発明は、このダブルゲート薄膜トランジスタを駆動回路に用いるものである。ダブルゲート薄膜トランジスタはシングルゲート薄膜トランジスタはシングルゲート薄膜トランジスタウムができる。またのできる。またのでは、トランジスタウムできるが、大力の下下電流を半分にできるため、実質的なOFF電流の増加はほとんどをない。すなわら、半分の下下電流の発生とんど同等の特性を得ることができる。この結果、周辺駆動回路の占める面積を従来の約半分に減少させることが可能となる。

最後に、液晶駆動素子内の得異トランジスタに ダブルゲート薄膜トランジスタを用いず、あえて シングルゲート薄膜トランジスタを用いる理由に ついて述べる。液晶駆動素子内の薄膜トランジス タにダブルゲート薄膜トランジスタを採用すれば、 トランジスタサイズを半分にした上で、シングル

にはシングルゲート得談トランジスタを、また周辺駆動回路にはダブルゲート得談トランジスタを 設けることにより、特性を悪化させることなく、 周辺駆動回路の占める面積比率を約半分に減少せ しめるといり優れた効果を有するものである。

4. 図面の簡単な説明


ックスパネルに応用した場合の一般的な国路図である。第2図は周辺駆動回路をアクティブマトリックスパネルに内閣した場合の全体の構成図である。第3回はシングルゲート寝臓トランジスタの断面構成の1例である。


以 上

出題人 株式会社算助精工会 代理人弁理士 最 上 務


ゲート書膜トランジスタと同等の特性を得ること がてきるはずであるが、実験には、パターニング 技術の制限からトランジスタサイズを半分にする ことはできない。 すなわちアクティブマトリック パネルのような大面積蓋板化をける最小パターン 寸法は通常10ヵm程度といわれているが、演品 駆動家子に用いられるトランジスタは、W−10≠m のシングルゲート書菓トランジスタで既に充分な 特性が得られており、もえてダブルグート存譲し ランジスタを採用してW-5gmとすることは無 意味である。つまり、パターニング技術の展界か 5Wは10μm以上に制限されているため、阿等 の特性を維持するためにはしを2倍にしなくては ならない。とのため、むしろトランジスタの占め る面積が増大する結果になってしまう。 したがっ て、液晶感動素子内の薄膜トランジスタ化ダブル ゲート帯膜トランジスタを採用することは意味が なく、シングルゲート薄膜トランジスタを用いた くてはならない。


以上述べたように、本発明は、液晶駆動業子内






第 1 図







第 3 図

